X-Band LEO 衛星傳輸器的 EVM 校正實戰:從理論到量測
設計一個 800 Mbps、X-band 的 LEO 衛星傳輸器,最難的部分不是 RF 電路本身——而是量測完之後,面對一個歪七扭八的星座圖,你知道問題在哪嗎?
這篇文章整理自交通大學電子所謝書超的碩士論文,記錄了一套 Zero-IF X-band 傳輸器從「星座點一團亂」到「EVM 達標通過 SEM」的完整校正歷程。有些眉角,教科書上找不到。
為什麼選 Zero-IF?
傳送機架構的選擇直接決定後續所有麻煩。常見四種架構:
| 架構 | DAC 取樣率 | 主要問題 |
|---|---|---|
| Real IF | 中 | 帶通濾波 + 鏡像難分離 |
| Complex IF | 中 | I/Q 不對稱,最好僅 −30 dB |
| Zero-IF(直接轉換) | 最低 | LO 洩漏 + IQ 不對稱 |
| Direct RF | 最高 | 需要超高速 DAC |
Zero-IF 吸引人的地方是 DAC 取樣率最低,對 GHz 級系統是巨大優勢——直接省掉 IF 濾波器,整體板面積縮小,功耗降低。但代價是必須正面硬扛 LO 洩漏和 IQ 不對稱這兩個老問題。
這套傳輸器最終規格:X-band(~8.2 GHz)、QPSK/16APSK 雙調變、最高 800 Mbps、全系統 ≤ 90W、並有冗餘系統備援。
問題一:LO 洩漏讓星座點消失
未校正之前,IQ Offset 高達 −10 dB。這個數字代表什麼?本振信號的強度幾乎和有用信號一樣大,直接把星座點淹沒在中心干擾裡。
校正原理
方法不複雜:掃描 DAC 的直流偏置碼,找到 LO 洩漏量最小的那一點。
問題是,掃描太慢。I 軸和 Q 軸各有多個 bit 需要掃,如果逐一暴力搜索,校正一次要等很久。
三元搜尋演算法(Ternary Search)
LO 洩漏量對偏置碼的關係是個單峰函數(unimodal)——只有一個最小值。這個特性讓三元搜尋完美適用。
演算法把搜尋區間 分成三等分,取 和 兩個測試點:
- 如果 :最小值不在 ,丟掉左 1/3
- 如果 :最小值不在 ,丟掉右 1/3
- 重複直到
每次迭代排除 1/3 的搜尋空間,效率遠優於線性掃描。校正完成後,16APSK 的星座點從亂碼恢復成可辨識的形狀。
問題二:IQ 不對稱讓星座點「歪掉」
LO 洩漏解決後,星座圖還是扭曲的——這是 IQ 不對稱的症狀。
I/Q 兩路路徑的增益差 和相位誤差 (理想應為正交 90°),讓原本對稱的星座圖變形。RF 輸出可以寫成:
展開後,失真後的 I'/Q' 對原始 I/Q 是一個線性變換:
Pre-distortion 補償
解法直觀:在基頻端先乘以逆矩陣 ,讓失真在 RF 端自動抵銷。
當增益誤差 時,補償係數簡化為一個參數:
量測 I/Q 輸出、解出 、在 FPGA 裡加入 預補償,校正完成。實測結果:16APSK EVM 從校正前的模糊星座圖降至約 8%。
問題三:低符號率 EVM 為什麼特別爛?
高符號率(200 Msps)表現不錯,但一降到 12.5 Msps,EVM 直接跳到 12%——超過高符號率的兩倍。
Error vector spectrum 在低頻端有明顯峰值,指向一個頻率相關問題:低頻基頻信號在進入調變器之前就被衰減了。
根因
DAC 輸出後的信號路徑上有兩個低頻殺手:
- DC block 電容(0.1 μF):10 倍阻抗差,低頻信號被遮掉
- 變壓器(Transformer)阻抗比 2:1:低操作頻率才 0.4 MHz
修正策略(按效果排序)
| 方法 | 12.5 Msps EVM |
|---|---|
| 原始(2:1 變壓器) | 12.58% |
| 換 1 μF 電容 | ~11%(改善有限) |
| 換 1:1 變壓器(低至 0.15 MHz) | 8.08% |
| 基頻頻移 8 MHz | ~2–3% |
基頻頻移是最有效的解法:把基頻信號從 DC 附近上移 8 MHz(類似 Complex IF 的概念),同時將 LO 頻率從 8.2 GHz 調整為 8.192 GHz,保持 RF 中心頻率不變。信號完全避開低頻響應差區,EVM 直接掉到 2–3%。
代價是 LO 下方的鏡像調變信號可能影響 emission mask,使用時需確認。
頻譜發射遮罩(SEM)的 DAC 問題
符號率降低時,另一個問題浮現:量化雜訊超出發射遮罩限制。
SQNR(信號量化雜訊比)的公式:
以 12.5 Msps QPSK、6-bit DAC、過取樣 64×:
量測值 57 dB,計算吻合良好。但這個 SQNR 在低符號率下仍不足以通過 SEM。
嘗試 Delta-sigma 雜訊整形(將量化雜訊推向高頻):6-bit 和 7-bit 仍不夠,直到升級到 10-bit DAC 才穩定通過所有符號率的 SEM。
BIST:大陣列的相位校正方案
這套傳輸器服務 9 塊前端板(最終 XT-144 是 144 個 TX 元件)。當陣列規模擴大,手動校正成本不可接受——這裡提出 Build-in Self-Test(BIST)。
原理:利用收發共用架構,在校正模式下建立 TX→RX 的回授路徑,透過測量兩條不同回授路徑的相位讀數,計算相鄰 TX 元件的相對相位差:
這個方法可以逐步擴展到 N 個元件,全陣列相位自動校正,不需要外部測試儀器。
對 LEO RF 硬體工程師的幾個帶走點
- LO 洩漏校正不要暴力搜索:三元搜尋適用任何單峰校正函數,不只是 LO。
- 低符號率 EVM 問題先看 error vector spectrum:低頻峰值指向被動元件(電容/變壓器)的頻率響應,不是 LO 或 IQ 問題。
- DAC bit 數對 SEM 的影響比直覺更大:6-bit + 過取樣 + 雜訊整形仍可能不夠,規格書要提前確認 SEM 需求反推 DAC 需求。
- BIST 不是選配而是必要:相位陣列元件數一旦超過 16,手動校正時間的增長速度是平方級,BIST 架構必須在設計初期納入。
這套傳輸器最終作為 XT-144 的 up-converter 子系統,搭配整個 AESA 陣列驗證。如果你對相位陣列的系統整合、輻射測試或 DPD 線性化有興趣,可以看這篇的姊妹文章。
